Stage Ingénieur C++ - génération séquences registres H/F

Sujet ;Extension du langage CSRSpec (DSL) pour la spécification et la génération automatique de séquences d’accès aux registres SoC (boot / bring-up)

En bref

Sujet : Implementation d’un meta langage en C++ permettant de générer des sequences de boot de registres SoC (système sur puce).

Mots-clés : Digital IC, C++, CPU Architecture, Registers, boot sequence, code generation, metalanguage

Compétences : Double compétence en développement logiciel et conception de circuits intégrés

Localisation : Paris, France

Durée : 6 mois

Début : Février 2027

Rémunération : Oui

Niveau d'études : Bac +5

Possibilité d'embauche à l'issue du stage : Oui

Compétences acquises en fin de stage

Au cours de ce stage, vous développerez des compétences dans les domaines suivants :

• Développement logiciel avancé en C++17, avec une approche orientée objet et fonctionnelle.
• Technologies compilateur (lexing, parsing, AST, sémantique)
• Automatisation de la génération de code C et UVM
• Utilisation d'outils d'assistance au développement basés sur l'intelligence artificielle.
• Validation fonctionnelle à l'aide de suites de tests de non-régression.
• Collaboration au sein d'une équipe R&D internationale et multiculturelle.

Description

Rattaché(e) à l'équipe EDA (Electronic Design Automation), au sein du département Recherche & Développement, vous participerez à l'amélioration d'un générateur de code RTL/C/UVM pour des registres de SoC développé en C++.

Notre plateforme EDA est aujourd'hui utilisée par les principaux acteurs mondiaux du secteur des processeurs et des systèmes sur puce (SoC) afin de spécifier et de générer automatiquement, entre autres, l'ensemble des registres d'un circuit intégré.

Ce stage vous permettra de travailler sur des problématiques avancées de métalangage et de compilateurs, directement liées aux standards de l'industrie des semi-conducteurs, dans un environnement technique de haut niveau basé à Paris.

Responsabilités

Votre mission consistera à :

• Analyser les besoins de spécification de séquences (boot, init, test).
• Concevoir la syntaxe / sémantique du métalangage (extension CSRSpec).
• Implémenter le front-end (parsing, AST, analyses) dans le moteur C++.
• Brancher la génération de code (C firmware et/ou séquences UVM).
• Valider via une suite de tests de non-régression et des cas SoC réalistes.
• Documenter le langage et les choix d’architecture.

Profil recherché

Vous êtes actuellement en dernière année d'école d'ingénieurs ou en Master 2 (Bac +5), avec une spécialisation en microélectronique, informatique ou électronique.

Vous possédez une bonne compréhension des langages HDL ainsi que de solides bases en C++.

Compétences techniques

• Bonne maîtrise du C++.
• Connaissances des langages Verilog, SystemVerilog ou VHDL.
• Intérêt pour les outils EDA et l'automatisation de la conception de circuits intégrés.
• Une connaissance des bonnes pratiques de développement logiciel est appréciée.
• Une première expérience avec Git et Jira constitue un plus.
• Bon niveau d'anglais, indispensable pour évoluer dans un environnement international.

À propos d'Arteris

Arteris est un leader mondial des solutions de propriété intellectuelle (IP) pour les systèmes électroniques, utilisées dans l’industrie des semi-conducteurs afin d’accélérer la conception de puces hautes performances et à faible consommation énergétique.

Les technologies d’Arteris, notamment les solutions d’interconnexion Network-on-Chip (NoC), les logiciels d’automatisation de l’intégration des systèmes sur puce (SoC) et les technologies d’assurance de la sécurité matérielle, sont utilisées par les plus grandes entreprises mondiales des secteurs des semi-conducteurs et des technologies.

Elles permettent d’améliorer les performances globales, d’accroître la productivité des équipes d’ingénierie, de réduire les risques et les coûts, et d’accélérer la mise sur le marché de conceptions complexes.

Pour en savoir plus, rendez-vous sur arteris.com.

Avec plus de 380 collaborateurs, un siège situé dans la Silicon Valley et des bureaux à travers le monde, nous collaborons aussi bien avec des start-ups qu’avec de grands leaders technologiques pour concevoir la prochaine génération de produits électroniques.

Nous croyons en l’humain, au sens de notre mission et à l’impact de nos actions.

Rejoignez-nous et contribuez à façonner les technologies de demain.

We may use artificial intelligence (AI) tools to support parts of the hiring process, such as reviewing applications, analyzing resumes, or assessing responses. These tools assist our recruitment team but do not replace human judgment. Final hiring decisions are ultimately made by humans. If you would like more information about how your data is processed, please contact us.

Exigences

• Formation : Niveau d'études : Bac +5 ; Vous êtes actuellement en dernière année d'école d'ingénieurs ou en Master 2 (Bac +5), avec une spécialisation en microélectronique, informatique ou électronique.

Conditions du poste

• Contrat : Stage
• Lieu : Paris
• Durée : 6 mois
• Début : Début : Février 2027